首先,需要了解 [[ARM Debug Interface v5]] 內容,然後才可以通過以下 [[openocd]] 命令進行 dap 寄存器的讀取。
基礎命令#
TAP Declaration (OpenOCD User’s Guide)
自 OpenOCD 版本 0.11.0 以來,調試訪問端口(DAP)不再與目標隱式創建。必須使用dap create
命令明確聲明。對於所有 ARMv6-M、ARMv7 和 ARMv8 目標,創建目標時必須使用選項 "-dap dap_name" 而不是 "-chain-position dotted.name"。
dap
命令組支持以下子命令:命令:dap create dap_name -chain-position dotted.name configparams...
聲明一個名為 dap_name 的 DAP 實例,與 JTAG tap dotted.name 鏈接。這還創建了一個新的命令(
dap_name
),用於各種目的,包括額外配置。系統中每個 JTAG tap 只能有一個 DAP。DAP 還可以提供可選的 configparams:
-adiv5
指定它是 ADIv5 DAP。如果未指定,則為默認值。-adiv6
指定它是 ADIv6 DAP。-ignore-syspwrupack
指定此選項以在初始檢查和檢查粘性錯誤位時忽略 ARM DAP DP CTRL/STAT 寄存器中的 CSYSPWRUPACK 位。通常在設置 CSYSPWRUPREQ 位後檢查此位,但某些設備在稍後才設置 ack 位。-dp-id
number
用於 SWD DPv2 多重連接的調試端口識別號。該 number 寫入 DP TARGETSEL 的位 0..27。在單個連接設備中查找 id 號,請讀取 DP TARGETID:device.dap dpreg 0x24
使用 TARGETID 的位 0..27。-instance-id
number
用於 SWD DPv2 多重連接的實例識別號。該 number 寫入 DP TARGETSEL 的位 28..31。在單個連接設備中查找實例號,請讀取 DP DLPIDR:device.dap dpreg 0x34
實例號在 DLPIDR 值的位 28..31 中。命令:dap names
此命令返回所有註冊的 DAP 對象的列表。主要用於 TCL 腳本。
命令:dap info [num|root]
顯示 MEM-AP num 的 ROM 表,默認為當前選定目標的當前選定 AP。在 ADIv5 DAP 中,num 是 AP 的數字索引。在 ADIv6 DAP 中,num 是 AP 的基地址。僅在 ADIv6 中,root 指定根 ROM 表。
顯示 MEM-AP 編號的 ROM 表,默認為當前所選目標的當前所選 AP。在 ADIv5 上,DAP num 是 AP 的數字索引。在 ADIv6 上,DAP num 是 AP 的基地址。僅對於 ADIv6,root 指定根 ROM 表。
命令:dap init
初始化所有註冊的 DAP。此命令在初始化過程中內部使用。初始化後也可以隨時發出。
以下命令作為 DAP 實例的子命令存在:
命令:$dap_name info [num|root]
顯示 MEM-AP num 的 ROM 表,默認為當前選定的 AP。在 ADIv5 DAP 中,num 是 AP 的數字索引。在 ADIv6 DAP 中,num 是 AP 的基地址。僅在 ADIv6 中,root 指定根 ROM 表。
顯示 MEM-AP 編號的 ROM 表,默認為當前選定的 AP。在 ADIv5 上,DAP num 是 AP 的數字索引。在 ADIv6 上,DAP num 是 AP 的基地址。僅對於 ADIv6,root 指定根 ROM 表。
命令:$dap_name apid [num]
顯示 AP num 的 ID 寄存器,默認為當前選定的 AP。在 ADIv5 DAP 中,num 是 AP 的數字索引。在 ADIv6 DAP 中,num 是 AP 的基地址。
顯示 AP num 的 ID 寄存器,默認為當前選定的 AP。在 ADIv5 上,DAP num 是 AP 的數字索引。在 ADIv6 上,DAP num 是 AP 的基地址。
命令:$dap_name apreg ap_num reg [value]
顯示 AP ap_num 的寄存器 reg 的內容或設置新值 value。在 ADIv5 DAP 中,ap_num 是 AP 的數字索引。在 ADIv6 DAP 中,ap_num 是 AP 的基地址。reg 是字寄存器的字節地址,0、4、8 ... 0xfc。
顯示 AP ap_num 寄存器寄存器的內容或設置新值。在 ADIv5 DAP 中,ap_num 是 AP 的數字索引。在 ADIv6 DAP 中,ap_num 是 AP 的基地址。reg 是字寄存器的字節地址,0、4、8 ...0xfc。
命令:$dap_name apsel [num]
選擇 AP num,默認為 0。在 ADIv5 DAP 中,num 是 AP 的數字索引。在 ADIv6 DAP 中,num 是 AP 的基地址。
選擇 AP num,默認為 0。在 ADIv5 中,DAP num 是 AP 的數字索引。在 ADIv6 上,DAP num 是 AP 的基地址。
命令:$dap_name dpreg reg [value]
顯示地址 reg 的 DP 寄存器內容,或將其設置為新值 value。
在 SWD 的情況下,reg 是打包格式的值_dpbanksel << 4 | addr_,取值範圍為 0、4、8 ... 0xfc。在 JTAG 的情況下,它僅取值 0、4、8 和 0xc。
_注意:_考慮使用
poll off
以避免在低級操作時 OpenOCD 進行任何干擾性的背景活動。顯示地址為 reg 的 DP 寄存器內容,或將其設置為新值。
如果是 SWD,reg 是一個打包格式為_dpbanksel << 4 | addr_的值,取值範圍為 0、4、8 ...0xfc。如果是 JTAG,則只取值 0、4、8 和 0xc。
_注意:_考慮使用 "poll off"(關閉輪詢),以避免 OpenOCD 在低級運行時進行任何干擾性的背景活動。
命令:$dap_name baseaddr [num]
顯示 MEM-AP num 的調試基地址,默認為當前選定的 AP。在 ADIv5 DAP 中,num 是 AP 的數字索引。在 ADIv6 DAP 中,num 是 AP 的基地址。
顯示 MEM-AP num 的調試基地址,默認為當前選定的 AP。在 ADIv5 上,DAP num 是 AP 的數字索引。在 ADIv6 上,DAP num 是 AP 的基地址。
命令:$dap_name memaccess [value]
顯示 JTAG 空閒時用於 MEM-AP 內存總線訪問的額外 tck 周期數 [0-255],為讀取提供額外的響應時間。如果已定義 value,則首先分配該值。
顯示 JTAG 空閒時用於 MEM-AP 內存總線訪問的額外 tck 周期數 [0-255],為讀取數據提供額外的響應時間。如果已定義值,則首先分配該值。
命令:$dap_name apcsw [value [mask]]
顯示或更改 MEM-AP 傳輸的 CSW 位模式。
顯示或更改 MEM-AP 傳輸的 CSW 位模式。
在每次內存訪問開始時,CSW 模式會根據傳輸要求通過_Size_和_AddrInc_位字段進行擴展(按位或編輯),並將結果寫入真正的 CSW 寄存器。除了動態更新的_Size_和_AddrInc_字段外,所有位都可以通過更改 CSW 模式來改變。詳情請參閱 ARM ADI v5 手冊第 7.6.4 章和附錄 A。
在每次內存訪問開始時,CSW 模式會根據傳輸要求通過_Size_和_AddrInc_位字段進行擴展(按位或編輯),並將結果寫入真正的 CSW 寄存器。除了動態更新的_Size_和_AddrInc_字段外,所有位都可以通過更改 CSW 模式來改變。詳情請參閱 ARM ADI v5 手冊第 7.6.4 章和附錄 A。
如果要設置整個新 CSW 模式,請使用僅值語法。示例設置了 HPROT1 位(Cortex-M 要求),並清除了模式的其他部分:
如果要設置整個新 CSW 模式,請使用僅值語法。示例設置了 HPROT1 位(Cortex-M 要求),並清除了模式的其他部分:
kx.dap apcsw 0x2000000
如果還使用掩碼,則 CSW 模式僅在掩碼位為 1 的位位置上更改。以下示例設置 HPROT3(可緩存)並保持模式的其餘部分不變。它通過 Cortex-M7 上的 DCache 配置內存訪問。
如果還使用掩碼,則 CSW 模式僅在掩碼位為 1 的位位置上更改。以下示例設置 HPROT3(可緩存)並保持模式的其餘部分不變。它通過 Cortex-M7 上的 DCache 配置內存訪問。
set CSW_HPROT3_CACHEABLE [expr {1 << 27}]
samv.dap apcsw $CSW_HPROT3_CACHEABLE $CSW_HPROT3_CACHEABLE另一個示例清除 SPROT 位並保持模式的其餘部分不變:
另一個示例清除 SPROT 位並保持模式的其餘部分不變:
set CSW_SPROT [expr {1 << 30}]
samv.dap apcsw 0 $CSW_SPROT_注意:_如果您想檢查 CSW 的實際值,而不是 CSW 模式,請使用
xxx.dap apreg 0
。請參見DAP 子命令 apreg。_警告:_某些 CSW 位對於正常的內存傳輸至關重要。如果您設置了錯誤的 CSW 模式並且 MEM-AP 停止工作,請使用以下示例與適當的 dap 名稱:
xxx.dap apcsw default
讀取 DP 寄存器#
以下內容都引用於 [[ARM Debug Interface v5]]
首先,讀取 DP 寄存器使用上述命令中的
命令:$dap_name dpreg reg [value]
顯示地址 reg 的 DP 寄存器內容,或將其設置為新值 value。
在 SWD 的情況下,reg 是打包格式的值_dpbanksel << 4 | addr_,取值範圍為 0、4、8 ... 0xfc。在 JTAG 的情況下,它僅取值 0、4、8 和 0xc。
_注意:_考慮使用
poll off
以避免在低級操作時 OpenOCD 進行任何干擾性的背景活動。顯示地址為 reg 的 DP 寄存器內容,或將其設置為新值。
如果是 SWD,reg 是一個打包格式為_dpbanksel << 4 | addr_的值,取值範圍為 0、4、8 ...0xfc。如果是 JTAG,則只取值 0、4、8 和 0xc。
_注意:_考慮使用 "poll off"(關閉輪詢),以避免 OpenOCD 在低級運行時進行任何干擾性的背景活動。
因此,我們需要確認填入的內容 reg 也就是_dpbanksel << 4 | addr_的值。
由上圖可知,dpbanksel 為任意值,addr 為 0,也就是以下命令即可讀取出 DPIDR 的值
$dap_name dpreg 0
實際讀取:
> rk3568.dap dpreg 0
0x2ba01477
其他 DP 寄存器也讀取一下:
> rk3568.dap dpreg 0 #DPIDR
0x2ba01477
> rk3568.dap dpreg 0x4 #CTRL/STAT
0xf0000041
> rk3568.dap dpreg 0x14 #DLCR
0x00000043
> rk3568.dap dpreg 0x24 #TARGETID
0xf0000041
> rk3568.dap dpreg 0x34 #DLPIDR
0x00000043
> rk3568.dap dpreg 0x44 #EVENTSTAT
0xf0000041
> rk3568.dap dpreg 0xc0 #RDBUFF
0x2ba01477
>
讀取 AP 寄存器#
首先,讀取 AP 寄存器使用上述命令中的
命令:$dap_name apreg ap_num reg [value]
顯示 AP ap_num 的寄存器 reg 的內容或設置新值 value。在 ADIv5 DAP 中,ap_num 是 AP 的數字索引。在 ADIv6 DAP 中,ap_num 是 AP 的基地址。reg 是字寄存器的字節地址,0、4、8 ... 0xfc。
顯示 AP ap_num 寄存器寄存器的內容或設置新值。在 ADIv5 DAP 中,ap_num 是 AP 的數字索引。在 ADIv6 DAP 中,ap_num 是 AP 的基地址。reg 是字寄存器的字節地址,0、4、8 ...0xfc。
其次需要確認 ap_num 也就是 AP 的數字索引,可以使用
命令:$dap_name apid [num]
顯示 AP num 的 ID 寄存器,默認為當前選定的 AP。在 ADIv5 DAP 中,num 是 AP 的數字索引。在 ADIv6 DAP 中,num 是 AP 的基地址。
顯示 AP num 的 ID 寄存器,默認為當前選定的 AP。在 ADIv5 上,DAP num 是 AP 的數字索引。在 ADIv6 上,DAP num 是 AP 的基地址。
> rk3568.dap apid
0x24770002
> rk3568.dap apid 0
0x24770002
> rk3568.dap apid 1
0x00000000
由此確認當前選定的 AP 的數字索引為 0
再次就是確認 reg,寄存器的字節地址
開始讀取寄存器的值:
> rk3568.dap apreg 0 0x00 #CSW
0x80000042
> rk3568.dap apreg 0 0x04
0x81004310
> rk3568.dap apreg 0 0x08 #TAR
0x00000000
> rk3568.dap apreg 0 0x0c #DRW
0x00000000
> rk3568.dap apreg 0 0x10 #BD0
0x00000000
> rk3568.dap apreg 0 0x14 #BD1
0x00000011
> rk3568.dap apreg 0 0x18 #BD2
0x00000000
> rk3568.dap apreg 0 0x1c #BD3
0x00000000
> rk3568.dap apreg 0 0x20 #MBT
0x00000000
> rk3568.dap apreg 0 0x30 #T0TR
0x00000000
> rk3568.dap apreg 0 0xe0 #CFG1
0x00000000
> rk3568.dap apreg 0 0xf0 #BASE
0x00000000
> rk3568.dap apreg 0 0xf4 #CFG
0x00000000
> rk3568.dap apreg 0 0xf8 #BASE
0x80000003
> rk3568.dap apreg 0 0xfc #IDR
0x24770002
讀取 ROM Tables#
命令:$dap_name info [num|root]
顯示 MEM-AP num 的 ROM 表,默認為當前選定的 AP。在 ADIv5 DAP 中,num 是 AP 的數字索引。在 ADIv6 DAP 中,num 是 AP 的基地址。僅在 ADIv6 中,root 指定根 ROM 表。
顯示 MEM-AP 編號的 ROM 表,默認為當前所選 AP。在 ADIv5 上,DAP num 是 AP 的數字索引。在 ADIv6 上,DAP num 是 AP 的基地址。僅對於 ADIv6,root 指定根 ROM 表。
> rk3568.dap info
AP # 0x0
AP ID register 0x24770002
Type is MEM-AP APB2 or APB3
MEM-AP BASE 0x80000003
Valid ROM table present
Component base address 0x80000000
Peripheral ID 0x0000080000
Designer is 0x000, <invalid>
Part is 0x000, Unrecognized
Component class is 0x1, ROM table
MEMTYPE system memory not present: dedicated debug bus
ROMTABLE[0x0] = 0x01000003
Component base address 0x81000000
Peripheral ID 0x04007bb4e3
Designer is 0x23b, ARM Ltd
Part is 0x4e3, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x00, Miscellaneous, other
Dev Arch is 0x47700af7, ARM Ltd "CoreSight ROM architecture" rev.0
Type is ROM table
MEMTYPE system memory not present: dedicated debug bus
[L01] ROMTABLE[0x0] = 0x00001006
Component not present
[L01] ROMTABLE[0x4] = 0x00002006
Component not present
[L01] ROMTABLE[0x8] = 0x00004003
Component base address 0x81004000
Peripheral ID 0x04003bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x15, Debug Logic, Processor
Dev Arch is 0x47708a15, ARM Ltd "Processor debug architecture (v8.2-A)" rev.0
[L01] ROMTABLE[0xc] = 0x00005003
Component base address 0x81005000
Peripheral ID 0x04003bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x15, Debug Logic, Processor
Dev Arch is 0x47708a15, ARM Ltd "Processor debug architecture (v8.2-A)" rev.0
[L01] ROMTABLE[0x10] = 0x00006003
Component base address 0x81006000
Peripheral ID 0x04003bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x15, Debug Logic, Processor
Dev Arch is 0x47708a15, ARM Ltd "Processor debug architecture (v8.2-A)" rev.0
[L01] ROMTABLE[0x14] = 0x00007003
Component base address 0x81007000
Peripheral ID 0x04003bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x15, Debug Logic, Processor
Dev Arch is 0x47708a15, ARM Ltd "Processor debug architecture (v8.2-A)" rev.0
[L01] ROMTABLE[0x18] = 0x00008002
Component not present
[L01] ROMTABLE[0x1c] = 0x00009002
Component not present
[L01] ROMTABLE[0x20] = 0x0000a002
Component not present
[L01] ROMTABLE[0x24] = 0x0000b002
Component not present
[L01] ROMTABLE[0x28] = 0x0000c003
Component base address 0x8100c000
Peripheral ID 0x04003bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x16, Performance Monitor, Processor
Dev Arch is 0x47702a16, ARM Ltd "Processor Performance Monitor (PMU) architecture" rev.0
[L01] ROMTABLE[0x2c] = 0x0000d003
Component base address 0x8100d000
Peripheral ID 0x04003bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x16, Performance Monitor, Processor
Dev Arch is 0x47702a16, ARM Ltd "Processor Performance Monitor (PMU) architecture" rev.0
[L01] ROMTABLE[0x30] = 0x0000e003
Component base address 0x8100e000
Peripheral ID 0x04003bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x16, Performance Monitor, Processor
Dev Arch is 0x47702a16, ARM Ltd "Processor Performance Monitor (PMU) architecture" rev.0
[L01] ROMTABLE[0x34] = 0x0000f003
Component base address 0x8100f000
Peripheral ID 0x04003bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x16, Performance Monitor, Processor
Dev Arch is 0x47702a16, ARM Ltd "Processor Performance Monitor (PMU) architecture" rev.0
[L01] ROMTABLE[0x38] = 0x00014003
Component base address 0x81014000
Peripheral ID 0x04007bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x14, Debug Control, Trigger Matrix
Dev Arch is 0x47701a14, ARM Ltd "Cross Trigger Interface (CTI) architecture" rev.0
[L01] ROMTABLE[0x3c] = 0x00015003
Component base address 0x81015000
Peripheral ID 0x04007bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x14, Debug Control, Trigger Matrix
Dev Arch is 0x47701a14, ARM Ltd "Cross Trigger Interface (CTI) architecture" rev.0
[L01] ROMTABLE[0x40] = 0x00016003
Component base address 0x81016000
Peripheral ID 0x04007bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x14, Debug Control, Trigger Matrix
Dev Arch is 0x47701a14, ARM Ltd "Cross Trigger Interface (CTI) architecture" rev.0
[L01] ROMTABLE[0x44] = 0x00017003
Component base address 0x81017000
Peripheral ID 0x04007bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x14, Debug Control, Trigger Matrix
Dev Arch is 0x47701a14, ARM Ltd "Cross Trigger Interface (CTI) architecture" rev.0
[L01] ROMTABLE[0x48] = 0x0001c003
Component base address 0x8101c000
Peripheral ID 0x04003bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x13, Trace Source, Processor
Dev Arch is 0x47724a13, ARM Ltd "Embedded Trace Macrocell (ETM) architecture" rev.2
[L01] ROMTABLE[0x4c] = 0x0001d003
Component base address 0x8101d000
Peripheral ID 0x04003bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x13, Trace Source, Processor
Dev Arch is 0x47724a13, ARM Ltd "Embedded Trace Macrocell (ETM) architecture" rev.2
[L01] ROMTABLE[0x50] = 0x0001e003
Component base address 0x8101e000
Peripheral ID 0x04003bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x13, Trace Source, Processor
Dev Arch is 0x47724a13, ARM Ltd "Embedded Trace Macrocell (ETM) architecture" rev.2
[L01] ROMTABLE[0x54] = 0x0001f003
Component base address 0x8101f000
Peripheral ID 0x04003bbd05
Designer is 0x23b, ARM Ltd
Part is 0xd05, Unrecognized
Component class is 0x9, CoreSight component
Type is 0x13, Trace Source, Processor
Dev Arch is 0x47724a13, ARM Ltd "Embedded Trace Macrocell (ETM) architecture" rev.2
[L01] ROMTABLE[0x58] = 0x00000002
Component not present
[L01] ROMTABLE[0x5c] = 0x00000002
Component not present
[L01] ROMTABLE[0x60] = 0x00000002
Component not present
[L01] ROMTABLE[0x64] = 0x00000002
Component not present
[L01] ROMTABLE[0x68] = 0x00000002
Component not present
[L01] ROMTABLE[0x6c] = 0x00000002
Component not present
[L01] ROMTABLE[0x70] = 0x00000002
Component not present
[L01] ROMTABLE[0x74] = 0x00000002
Component not present
[L01] ROMTABLE[0x78] = 0x00000002
Component not present
[L01] ROMTABLE[0x7c] = 0x00000002
Component not present
[L01] ROMTABLE[0x80] = 0x00000002
Component not present
[L01] ROMTABLE[0x84] = 0x00000002
Component not present
[L01] ROMTABLE[0x88] = 0x00000002
Component not present
[L01] ROMTABLE[0x8c] = 0x00000002
Component not present
[L01] ROMTABLE[0x90] = 0x00000002
Component not present
[L01] ROMTABLE[0x94] = 0x00000002
Component not present
[L01] ROMTABLE[0x98] = 0x00000002
Component not present
[L01] ROMTABLE[0x9c] = 0x00000002
Component not present
[L01] ROMTABLE[0xa0] = 0x00000002
Component not present
[L01] ROMTABLE[0xa4] = 0x00000002
Component not present
[L01] ROMTABLE[0xa8] = 0x00000002
Component not present
[L01] ROMTABLE[0xac] = 0x00000002
Component not present
[L01] ROMTABLE[0xb0] = 0x00000002
Component not present
[L01] ROMTABLE[0xb4] = 0x00000002
Component not present
[L01] ROMTABLE[0xb8] = 0x00000002
Component not present
[L01] ROMTABLE[0xbc] = 0x00000002
Component not present
[L01] ROMTABLE[0xc0] = 0x00000002
Component not present
[L01] ROMTABLE[0xc4] = 0x00000002
Component not present
[L01] ROMTABLE[0xc8] = 0x00000002
Component not present
[L01] ROMTABLE[0xcc] = 0x00000002
Component not present
[L01] ROMTABLE[0xd0] = 0x00000002
Component not present
[L01] ROMTABLE[0xd4] = 0x00000002
Component not present
[L01] ROMTABLE[0xd8] = 0x00000002
Component not present
[L01] ROMTABLE[0xdc] = 0x00000002
Component not present
[L01] ROMTABLE[0xe0] = 0x00000002
Component not present
[L01] ROMTABLE[0xe4] = 0x00000002
Component not present
[L01] ROMTABLE[0xe8] = 0x00000002
Component not present
[L01] ROMTABLE[0xec] = 0x00000002
Component not present
[L01] ROMTABLE[0xf0] = 0x00000002
Component not present
[L01] ROMTABLE[0xf4] = 0x00000002
Component not present
[L01] ROMTABLE[0xf8] = 0x00000002
Component not present
[L01] ROMTABLE[0xfc] = 0x00000002
Component not present
[L01] ROMTABLE[0x100] = 0x00000002
Component not present
[L01] ROMTABLE[0x104] = 0x00000002
Component not present
[L01] ROMTABLE[0x108] = 0x00000002
Component not present
[L01] ROMTABLE[0x10c] = 0x00000002
Component not present
[L01] ROMTABLE[0x110] = 0x00000002
Component not present
[L01] ROMTABLE[0x114] = 0x00000002
Component not present
[L01] ROMTABLE[0x118] = 0x00000002
Component not present
[L01] ROMTABLE[0x11c] = 0x00000002
Component not present
[L01] ROMTABLE[0x120] = 0x00000002
Component not present
[L01] ROMTABLE[0x124] = 0x00000002
Component not present
[L01] ROMTABLE[0x128] = 0x00000002
Component not present
[L01] ROMTABLE[0x12c] = 0x00000002
Component not present
[L01] ROMTABLE[0x130] = 0x00000002
Component not present
[L01] ROMTABLE[0x134] = 0x00000002
Component not present
[L01] ROMTABLE[0x138] = 0x00000002
Component not present
[L01] ROMTABLE[0x13c] = 0x00000002
Component not present
[L01] ROMTABLE[0x140] = 0x00000002
Component not present
[L01] ROMTABLE[0x144] = 0x00000002
Component not present
[L01] ROMTABLE[0x148] = 0x00000000
[L01] End of ROM table
ROMTABLE[0x4] = 0x00000000
End of ROM table
>