まず、[[ARM Debug Interface v5]] の内容を理解する必要があります。その後、以下の [[openocd]] コマンドを使用して dap レジスタを読み取ることができます。
基本コマンド#
TAP Declaration (OpenOCD User’s Guide)
OpenOCD バージョン 0.11.0 以降、デバッグアクセスポート（DAP）はターゲットと一緒に暗黙的に作成されなくなりました。dap createコマンドを使用して明示的に宣言する必要があります。すべての ARMv6-M、ARMv7、および ARMv8 ターゲットでは、ターゲットを作成する際に「-chain-position dotted.name」の代わりに「-dap dap_name」オプションを使用する必要があります。
dapコマンドグループは以下のサブコマンドをサポートしています：コマンド：dap create dap_name -chain-position dotted.name configparams...
JTAG タップ dotted.name にリンクされた dap_name という名前の DAP インスタンスを宣言します。これにより、追加の構成を含むさまざまな目的で使用される新しいコマンド（
dap_name）も作成されます。システム内の各 JTAG タップに対して DAP は 1 つだけ存在できます。DAP はオプションの configparams も提供できます：
-adiv5ADIv5 DAP であることを指定します。指定しない場合はデフォルトです。-adiv6ADIv6 DAP であることを指定します。-ignore-syspwrupackARM DAP DP CTRL/STAT レジスタの初期検査中およびスティッキーエラービットをチェックする際に CSYSPWRUPACK ビットを無視するように指定します。このビットは通常、CSYSPWRUPREQ ビットを設定した後にチェックされますが、一部のデバイスは後で ack ビットを設定しません。-dp-idnumber
SWD DPv2 マルチドロップ用のデバッグポート識別番号。number は DP TARGETSEL のビット 0..27 に書き込まれます。単一接続デバイスの id 番号を見つけるには、DP TARGETID を読み取ります：device.dap dpreg 0x24TARGETID のビット 0..27 を使用します。-instance-idnumber
SWD DPv2 マルチドロップ用のインスタンス識別番号。number は DP TARGETSEL のビット 28..31 に書き込まれます。単一接続デバイスのインスタンス番号を見つけるには、DP DLPIDR を読み取ります：device.dap dpreg 0x34インスタンス番号は DLPIDR 値のビット 28..31 にあります。コマンド：dap names
このコマンドは、すべての登録された DAP オブジェクトのリストを返します。主に TCL スクリプトに便利です。
コマンド：dap info [num|root]
MEM-AP num の ROM テーブルを表示し、デフォルトでは現在選択されているターゲットの現在選択されている AP に設定されます。ADIv5 DAP では num は AP の数値インデックスです。ADIv6 DAP では num は AP のベースアドレスです。ADIv6 のみで、root はルート ROM テーブルを指定します。
MEM-AP 番号の ROM テーブルを表示し、デフォルトでは現在選択されているターゲットの現在選択されている AP に設定されます。ADIv5 では DAP num は AP の数値インデックスです。ADIv6 では DAP num は AP のベースアドレスです。ADIv6 のみで、root はルート ROM テーブルを指定します。
コマンド：dap init
登録されたすべての DAP を初期化します。このコマンドは初期化中に内部で使用されます。初期化後はいつでも発行できます。
DAP インスタンスのサブコマンドとして以下のコマンドが存在します：
コマンド：$dap_name info [num|root]
MEM-AP num の ROM テーブルを表示し、デフォルトでは現在選択されている AP に設定されます。ADIv5 DAP では num は AP の数値インデックスです。ADIv6 DAP では num は AP のベースアドレスです。ADIv6 のみで、root はルート ROM テーブルを指定します。
MEM-AP 番号の ROM テーブルを表示し、デフォルトでは現在選択されている AP に設定されます。ADIv5 では DAP num は AP の数値インデックスです。ADIv6 では DAP num は AP のベースアドレスです。ADIv6 のみで、root はルート ROM テーブルを指定します。
コマンド：$dap_name apid [num]
AP num から ID レジスタを表示し、デフォルトでは現在選択されている AP に設定されます。ADIv5 DAP では num は AP の数値インデックスです。ADIv6 DAP では num は AP のベースアドレスです。
AP num の ID レジスタを表示し、デフォルトでは現在選択されている AP に設定されます。ADIv5 では DAP num は AP の数値インデックスです。ADIv6 では DAP num は AP のベースアドレスです。
コマンド：$dap_name apreg ap_num reg [value]
AP ap_num からレジスタ reg の内容を表示するか、新しい値 value を設定します。ADIv5 DAP では ap_num は AP の数値インデックスです。ADIv6 DAP では ap_num は AP のベースアドレスです。reg はワードレジスタのバイトアドレスで、0、4、8 ... 0xfc です。
AP ap_num レジスタの内容を表示するか、新しい値を設定します。ADIv5 DAP では ap_num は AP の数値インデックスです。ADIv6 DAP では ap_num は AP のベースアドレスです。reg はワードレジスタのバイトアドレスで、0、4、8 ... 0xfc です。
コマンド：$dap_name apsel [num]
AP num を選択し、デフォルトは 0 です。ADIv5 DAP では num は AP の数値インデックスです。ADIv6 DAP では num は AP のベースアドレスです。
AP num を選択し、デフォルトは 0 です。ADIv5 では DAP num は AP の数値インデックスです。ADIv6 では DAP num は AP のベースアドレスです。
コマンド：$dap_name dpreg reg [value]
アドレス reg の DP レジスタの内容を表示するか、新しい値 value を設定します。
SWD の場合、reg はパック形式の値_dpbanksel << 4 | addr_であり、値は 0、4、8 ... 0xfc を想定します。JTAG の場合は値は 0、4、8、0xc のみを想定します。
アドレスが reg の DP レジスタの内容を表示するか、新しい値に設定します。
SWD の場合、reg はパック形式の値_dpbanksel << 4 | addr_であり、値は 0、4、8 ... 0xfc を想定します。JTAG の場合は値は 0、4、8、0xc のみを想定します。
注意: 低レベルで操作している間に OpenOCD による干渉を避けるために、
poll offを使用することを検討してください。アドレスが reg の DP レジスタの内容を表示するか、新しい値に設定します。
SWD の場合、reg はパック形式の値_dpbanksel << 4 | addr_であり、値は 0、4、8 ... 0xfc を想定します。JTAG の場合は値は 0、4、8、0xc のみを想定します。
注意: 低レベルで操作している間に OpenOCD による干渉を避けるために、"poll off" を使用することを検討してください。
コマンド：$dap_name baseaddr [num]
MEM-AP num からデバッグベースアドレスを表示し、デフォルトでは現在選択されている AP に設定されます。ADIv5 DAP では num は AP の数値インデックスです。ADIv6 DAP では num は AP のベースアドレスです。
MEM-AP num のデバッグベースアドレスを表示し、デフォルトでは現在選択されている AP に設定されます。ADIv5 では DAP num は AP の数値インデックスです。ADIv6 では DAP num は AP のベースアドレスです。
コマンド：$dap_name memaccess [value]
MEM-AP メモリバスアクセスに使用する JTAG アイドル中の追加 tck サイクル数 [0-255] を表示し、読み取りに応答するための追加時間を提供します。value が定義されている場合、最初にそれを割り当てます。
JTAG アイドル中に MEM-AP メモリバスアクセスに使用する追加 tck サイクル数 [0-255] を表示し、読み取りに応答するための追加時間を提供します。value が定義されている場合、最初にそれを割り当てます。
コマンド：$dap_name apcsw [value [mask]]
MEM-AP 転送の CSW ビットパターンを表示または変更します。
MEM-AP 転送の CSW ビットパターンを表示または変更します。
各メモリアクセスの開始時に、CSW パターンは転送要件に応じて_Size_および_AddrInc_ビットフィールドによって拡張され、その結果が実際の CSW レジスタに書き込まれます。動的に更新されるフィールド_Size_および_AddrInc_を除くすべてのビットは、CSW パターンを変更することによって変更できます。詳細については、ARM ADI v5 マニュアルの第 7.6.4 章および付録 A を参照してください。
新しい CSW パターン全体を設定したい場合は、値のみの構文を使用します。例では、HPROT1 ビット（Cortex-M で必要）を設定し、パターンの残りをクリアします：
新しい CSW パターン全体を設定したい場合は、値のみの構文を使用します。例では、HPROT1 ビット（Cortex-M で必要）を設定し、パターンの残りをクリアします：
kx.dap apcsw 0x2000000
mask も使用されている場合、CSW パターンはマスクビットが 1 のビット位置でのみ変更されます。以下の例では、HPROT3（キャッシュ可能）を設定し、パターンの残りをそのままにします。Cortex-M7 で DCache を介してメモリアクセスを構成します。
mask も使用されている場合、CSW パターンはマスクビットが 1 のビット位置でのみ変更されます。以下の例では、HPROT3（キャッシュ可能）を設定し、パターンの残りをそのままにします。Cortex-M7 で DCache を介してメモリアクセスを構成します。
set CSW_HPROT3_CACHEABLE [expr {1 << 27}]
samv.dap apcsw $CSW_HPROT3_CACHEABLE $CSW_HPROT3_CACHEABLE別の例では、SPROT ビットをクリアし、パターンの残りをそのままにします：
別の例では、SPROT ビットをクリアし、パターンの残りをそのままにします：
set CSW_SPROT [expr {1 << 30}]
samv.dap apcsw 0 $CSW_SPROT注意: CSW の実際の値を確認したい場合は、CSW パターンではなく、
xxx.dap apreg 0を使用してください。DAP サブコマンド apregを参照してください。警告: CSW ビットの一部は、メモリ転送の動作に重要です。誤った CSW パターンを設定し、MEM-AP が動作を停止した場合は、適切な dap 名を使用して以下の例を使用してください：
xxx.dap apcsw default
DP レジスタの読み取り#
以下の内容は [[ARM Debug Interface v5]] から引用されています。
まず、DP レジスタを読み取るには、上記のコマンドを使用します
コマンド：$dap_name dpreg reg [value]
アドレス reg の DP レジスタの内容を表示するか、新しい値 value を設定します。
SWD の場合、reg はパック形式の値_dpbanksel << 4 | addr_であり、値は 0、4、8 ... 0xfc を想定します。JTAG の場合は値は 0、4、8、0xc のみを想定します。
アドレスが reg の DP レジスタの内容を表示するか、新しい値に設定します。
SWD の場合、reg はパック形式の値_dpbanksel << 4 | addr_であり、値は 0、4、8 ... 0xfc を想定します。JTAG の場合は値は 0、4、8、0xc のみを想定します。
注意: 低レベルで操作している間に OpenOCD による干渉を避けるために、
poll offを使用することを検討してください。アドレスが reg の DP レジスタの内容を表示するか、新しい値に設定します。
SWD の場合、reg はパック形式の値_dpbanksel << 4 | addr_であり、値は 0、4、8 ... 0xfc を想定します。JTAG の場合は値は 0、4、8、0xc のみを想定します。
注意: 低レベルで操作している間に OpenOCD による干渉を避けるために、"poll off" を使用することを検討してください。
したがって、入力する内容 reg、すなわち_dpbanksel << 4 | addr_の値を確認する必要があります。
上の図から、dpbanksel は任意の値で、addr は 0 であるため、以下のコマンドを使用して DPIDR の値を読み取ることができます。
$dap_name dpreg 0
実際の読み取り：
> rk3568.dap dpreg 0
0x2ba01477
他の DP レジスタも読み取ります：
> rk3568.dap dpreg 0 #DPIDR
0x2ba01477
> rk3568.dap dpreg 0x4 #CTRL/STAT
0xf0000041
> rk3568.dap dpreg 0x14 #DLCR
0x00000043
> rk3568.dap dpreg 0x24 #TARGETID
0xf0000041
> rk3568.dap dpreg 0x34 #DLPIDR
0x00000043
> rk3568.dap dpreg 0x44 #EVENTSTAT
0xf0000041
> rk3568.dap dpreg 0xc0 #RDBUFF
0x2ba01477
>
AP レジスタの読み取り#
まず、AP レジスタを読み取るには、上記のコマンドを使用します
コマンド：$dap_name apreg ap_num reg [value]
AP ap_num からレジスタ reg の内容を表示するか、新しい値 value を設定します。ADIv5 DAP では ap_num は AP の数値インデックスです。ADIv6 DAP では ap_num は AP のベースアドレスです。reg はワードレジスタのバイトアドレスで、0、4、8 ... 0xfc です。
AP ap_num レジスタの内容を表示するか、新しい値を設定します。ADIv5 DAP では ap_num は AP の数値インデックスです。ADIv6 DAP では ap_num は AP のベースアドレスです。reg はワードレジスタのバイトアドレスで、0、4、8 ... 0xfc です。
次に、ap_num、すなわち AP の数値インデックスを確認する必要があります。これには
コマンド：$dap_name apid [num]
AP num から ID レジスタを表示し、デフォルトでは現在選択されている AP に設定されます。ADIv5 DAP では num は AP の数値インデックスです。ADIv6 DAP では num は AP のベースアドレスです。
AP num の ID レジスタを表示し、デフォルトでは現在選択されている AP に設定されます。ADIv5 では DAP num は AP の数値インデックスです。ADIv6 では DAP num は AP のベースアドレスです。
> rk3568.dap apid
0x24770002
> rk3568.dap apid 0
0x24770002
> rk3568.dap apid 1
0x00000000
これにより、現在選択されている AP の数値インデックスが 0 であることが確認されます。
次に、reg、すなわちレジスタのバイトアドレスを確認します
レジスタの値を読み取ります：
> rk3568.dap apreg 0 0x00 #CSW
0x80000042
> rk3568.dap apreg 0 0x04
0x81004310
> rk3568.dap apreg 0 0x08 #TAR
0x00000000
> rk3568.dap apreg 0 0x0c #DRW
0x00000000
> rk3568.dap apreg 0 0x10 #BD0
0x00000000
> rk3568.dap apreg 0 0x14 #BD1
0x00000011
> rk3568.dap apreg 0 0x18 #BD2
0x00000000
> rk3568.dap apreg 0 0x1c #BD3
0x00000000
> rk3568.dap apreg 0 0x20 #MBT
0x00000000
> rk3568.dap apreg 0 0x30 #T0TR
0x00000000
> rk3568.dap apreg 0 0xe0 #CFG1
0x00000000
> rk3568.dap apreg 0 0xf0 #BASE
0x00000000
> rk3568.dap apreg 0 0xf4 #CFG
0x00000000
> rk3568.dap apreg 0 0xf8 #BASE
0x80000003
> rk3568.dap apreg 0 0xfc #IDR
0x24770002
ROM テーブルの読み取り#
コマンド：$dap_name info [num|root]
MEM-AP num の ROM テーブルを表示し、デフォルトでは現在選択されている AP に設定されます。ADIv5 DAP では num は AP の数値インデックスです。ADIv6 DAP では num は AP のベースアドレスです。ADIv6 のみで、root はルート ROM テーブルを指定します。
MEM-AP 番号の ROM テーブルを表示し、デフォルトでは現在選択されている AP に設定されます。ADIv5 では DAP num は AP の数値インデックスです。ADIv6 では DAP num は AP のベースアドレスです。ADIv6 のみで、root はルート ROM テーブルを指定します。
rk3568.dap info AP # 0x0 AP ID register 0x24770002 Type is MEM-AP APB2 or APB3 MEM-AP BASE 0x80000003 Valid ROM table present Component base address 0x80000000 Peripheral ID 0x0000080000 Designer is 0x000, <invalid> Part is 0x000, Unrecognized Component class is 0x1, ROM table MEMTYPE system memory not present: dedicated debug bus ROMTABLE[0x0] = 0x01000003 Component base address 0x81000000 Peripheral ID 0x04007bb4e3 Designer is 0x23b, ARM Ltd Part is 0x4e3, Unrecognized Component class is 0x9, CoreSight component Type is 0x00, Miscellaneous, other Dev Arch is 0x47700af7, ARM Ltd "CoreSight ROM architecture" rev.0 Type is ROM table MEMTYPE system memory not present: dedicated debug bus [L01] ROMTABLE[0x0] = 0x00001006 Component not present [L01] ROMTABLE[0x4] = 0x00002006 Component not present [L01] ROMTABLE[0x8] = 0x00004003 Component base address 0x81004000 Peripheral ID 0x04003bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x15, Debug Logic, Processor Dev Arch is 0x47708a15, ARM Ltd "Processor debug architecture (v8.2-A)" rev.0 [L01] ROMTABLE[0xc] = 0x00005003 Component base address 0x81005000 Peripheral ID 0x04003bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x15, Debug Logic, Processor Dev Arch is 0x47708a15, ARM Ltd "Processor debug architecture (v8.2-A)" rev.0 [L01] ROMTABLE[0x10] = 0x00006003 Component base address 0x81006000 Peripheral ID 0x04003bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x15, Debug Logic, Processor Dev Arch is 0x47708a15, ARM Ltd "Processor debug architecture (v8.2-A)" rev.0 [L01] ROMTABLE[0x14] = 0x00007003 Component base address 0x81007000 Peripheral ID 0x04003bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x15, Debug Logic, Processor Dev Arch is 0x47708a15, ARM Ltd "Processor debug architecture (v8.2-A)" rev.0 [L01] ROMTABLE[0x18] = 0x00008002 Component not present [L01] ROMTABLE[0x1c] = 0x00009002 Component not present [L01] ROMTABLE[0x20] = 0x0000a002 Component not present [L01] ROMTABLE[0x24] = 0x0000b002 Component not present [L01] ROMTABLE[0x28] = 0x0000c003 Component base address 0x8100c000 Peripheral ID 0x04003bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x16, Performance Monitor, Processor Dev Arch is 0x47702a16, ARM Ltd "Processor Performance Monitor (PMU) architecture" rev.0 [L01] ROMTABLE[0x2c] = 0x0000d003 Component base address 0x8100d000 Peripheral ID 0x04003bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x16, Performance Monitor, Processor Dev Arch is 0x47702a16, ARM Ltd "Processor Performance Monitor (PMU) architecture" rev.0 [L01] ROMTABLE[0x30] = 0x0000e003 Component base address 0x8100e000 Peripheral ID 0x04003bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x16, Performance Monitor, Processor Dev Arch is 0x47702a16, ARM Ltd "Processor Performance Monitor (PMU) architecture" rev.0 [L01] ROMTABLE[0x34] = 0x0000f003 Component base address 0x8100f000 Peripheral ID 0x04003bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x16, Performance Monitor, Processor Dev Arch is 0x47702a16, ARM Ltd "Processor Performance Monitor (PMU) architecture" rev.0 [L01] ROMTABLE[0x38] = 0x00014003 Component base address 0x81014000 Peripheral ID 0x04007bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x14, Debug Control, Trigger Matrix Dev Arch is 0x47701a14, ARM Ltd "Cross Trigger Interface (CTI) architecture" rev.0 [L01] ROMTABLE[0x3c] = 0x00015003 Component base address 0x81015000 Peripheral ID 0x04007bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x14, Debug Control, Trigger Matrix Dev Arch is 0x47701a14, ARM Ltd "Cross Trigger Interface (CTI) architecture" rev.0 [L01] ROMTABLE[0x40] = 0x00016003 Component base address 0x81016000 Peripheral ID 0x04007bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x14, Debug Control, Trigger Matrix Dev Arch is 0x47701a14, ARM Ltd "Cross Trigger Interface (CTI) architecture" rev.0 [L01] ROMTABLE[0x44] = 0x00017003 Component base address 0x81017000 Peripheral ID 0x04007bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x14, Debug Control, Trigger Matrix Dev Arch is 0x47701a14, ARM Ltd "Cross Trigger Interface (CTI) architecture" rev.0 [L01] ROMTABLE[0x48] = 0x0001c003 Component base address 0x8101c000 Peripheral ID 0x04003bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x16, Performance Monitor, Processor Dev Arch is 0x47702a16, ARM Ltd "Processor Performance Monitor (PMU) architecture" rev.0 [L01] ROMTABLE[0x4c] = 0x0001d003 Component base address 0x8101d000 Peripheral ID 0x04003bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x16, Performance Monitor, Processor Dev Arch is 0x47702a16, ARM Ltd "Processor Performance Monitor (PMU) architecture" rev.0 [L01] ROMTABLE[0x50] = 0x0001e003 Component base address 0x8101e000 Peripheral ID 0x04003bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x13, Trace Source, Processor Dev Arch is 0x47724a13, ARM Ltd "Embedded Trace Macrocell (ETM) architecture" rev.2 [L01] ROMTABLE[0x54] = 0x0001f003 Component base address 0x8101f000 Peripheral ID 0x04003bbd05 Designer is 0x23b, ARM Ltd Part is 0xd05, Unrecognized Component class is 0x9, CoreSight component Type is 0x13, Trace Source, Processor Dev Arch is 0x47724a13, ARM Ltd "Embedded Trace Macrocell (ETM) architecture" rev.2 [L01] ROMTABLE[0x58] = 0x00000002 Component not present [L01] ROMTABLE[0x5c] = 0x00000002 Component not present [L01] ROMTABLE[0x60] = 0x00000002 Component not present [L01] ROMTABLE[0x64] = 0x00000002 Component not present [L01] ROMTABLE[0x68] = 0x00000002 Component not present [L01] ROMTABLE[0x6c] = 0x00000002 Component not present [L01] ROMTABLE[0x70] = 0x00000002 Component not present [L01] ROMTABLE[0x74] = 0x00000002 Component not present [L01] ROMTABLE[0x78] = 0x00000002 Component not present [L01] ROMTABLE[0x7c] = 0x00000002 Component not present [L01] ROMTABLE[0x80] = 0x00000002 Component not present [L01] ROMTABLE[0x84] = 0x00000002 Component not present [L01] ROMTABLE[0x88] = 0x00000002 Component not present [L01] ROMTABLE[0x8c] = 0x00000002 Component not present [L01] ROMTABLE[0x90] = 0x00000002 Component not present [L01] ROMTABLE[0x94] = 0x00000002 Component not present [L01] ROMTABLE[0x98] = 0x00000002 Component not present [L01] ROMTABLE[0x9c] = 0x00000002 Component not present [L01] ROMTABLE[0xa0] = 0x00000002 Component not present [L01] ROMTABLE[0xa4] = 0x00000002 Component not present [L01] ROMTABLE[0xa8] = 0x00000002 Component not present [L01] ROMTABLE[0xac] = 0x00000002 Component not present [L01] ROMTABLE[0xb0] = 0x00000002 Component not present [L01] ROMTABLE[0xb4] = 0x00000002 Component not present [L01] ROMTABLE[0xb8] = 0x00000002 Component not present [L01] ROMTABLE[0xbc] = 0x00000002 Component not present [L01] ROMTABLE[0xc0] = 0x00000002 Component not present [L01] ROMTABLE[0xc4] = 0x00000002 Component not present [L01] ROMTABLE[0xc8] = 0x00000002 Component not present [L01] ROMTABLE[0xcc] = 0x00000002 Component not present [L01] ROMTABLE[0xd0] = 0x00000002 Component not present [L01] ROMTABLE[0xd4] = 0x00000002 Component not present [L01] ROMTABLE[0xd8] = 0x00000002 Component not present [L01] ROMTABLE[0xdc] = 0x00000002 Component not present [L01] ROMTABLE[0xe0] = 0x00000002 Component not present [L01] ROMTABLE[0xe4] = 0x00000002 Component not present [L01] ROMTABLE[0xe8] = 0x00000002 Component not present [L01] ROMTABLE[0xec] = 0x00000002 Component not present [L01] ROMTABLE[0xf0] = 0x00000002 Component not present [L01] ROMTABLE[0xf4] = 0x00000002 Component not present [L01] ROMTABLE[0xf8] = 0x00000002 Component not present [L01] ROMTABLE[0xfc] = 0x00000002 Component not present [L01] ROMTABLE[0x100] = 0x00000002 Component not present [L01] ROMTABLE[0x104] = 0x00000002 Component not present [L01] ROMTABLE[0x108] = 0x00000002 Component not present [L01] ROMTABLE[0x10c] = 0x00000002 Component not present [L01] ROMTABLE[0x110] = 0x00000002 Component not present [L01] ROMTABLE[0x114] = 0x00000002 Component not present [L01] ROMTABLE[0x118] = 0x00000002 Component not present [L01] ROMTABLE[0x120] = 0x00000002 Component not present [L01] ROMTABLE[0x124] = 0x00000002 Component not present [L01] ROMTABLE[0x128] = 0x00000002 Component not present [L01] ROMTABLE[0x12c] = 0x00000002 Component not present [L01] ROMTABLE[0x130] = 0x00000002 Component not present [L01] ROMTABLE[0x134] = 0x00000002 Component not present [L01] ROMTABLE[0x138] = 0x00000002 Component not present [L01] ROMTABLE[0x13c] = 0x00000002 Component not present [L01] ROMTABLE[0x140] = 0x00000002 Component not present [L01] ROMTABLE[0x144] = 0x00000002 Component not present [L01] ROMTABLE[0x148] = 0x00000000 [L01] ROMテーブルの終わり ROMTABLE[0x4] = 0x00000000 ROMテーブルの終わり >